Projekte
Eine Auswahl meiner bisherigen Projekte sind hier aufgelistet. Details erscheinen beim Aufklappen der einzelnen Branchen.
EDA
Edif Parser
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C |
Tools: | Bison/gperf |
Beschreibung: | Parser für Edif 200 |
Spectre Netlist Parser
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C |
Tools: | |
Beschreibung: | Parser für Spectre Netzlisten |
Spice Netlist Parser
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C |
Tools: | |
Beschreibung: | Parser für Spice Netzlisten |
Schematic Import Si2 OpenAccess
Platform: | Linux, Windows, Solaris |
Sprache: | C++ |
Tools: | OA/OpenAccess, QT |
Beschreibung: | Generierung von Schaltplan Seiten für Cadence Virtuoso und Synopsys Custom Designer |
Schematic Import Cadence
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C, Skill |
Tools: | |
Beschreibung: | Generierung von Schaltplan Seiten für Cadence Virtuoso |
CDL Netlist Parser
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C, C++ |
Tools: | |
Beschreibung: | Parser für Cadence Netzlisten |
Verific RTL Parser Integration
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C, C++ |
Tools: | |
Beschreibung: | Integration von Verific RTL Parser |
Verilog Gatelevel Parser
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C, C++ |
Tools: | |
Beschreibung: | Verilog Gatelevel Netzlisten Parser |
JNI Anbindung für C++ Viewer
Platform: | Solaris, HPUX, Windows |
Sprache: | Java, Bourne Shell |
Tools: | JNI, Beans |
Beschreibung: | Anbindung eines vorhandenen C++ Schematic Viewers über JNI an Java GUI als Java Bean |
Lib nach Verilog Konverter
Platform: | Solaris, HPUX |
Sprache: | C |
Tools: | |
Beschreibung: | Konverter von Synopsys Lib Files nach Verilog, Konvertierung von Boolschen Gleichungen in Verilog Verbindungsnetzlisten |
Postscript Optimizer
Platform: | Solaris |
Sprache: | C, C++ |
Tools: | |
Beschreibung: | Postscript Plotter Optimierung |
Java Schematic GUI
Platform: | Linux, Windows, Solaris, HPUX, AIX |
Sprache: | C, Java |
Tools: | |
Beschreibung: | Display Client für Schaltplan Anzeige im Browser |
Tcl/Tk GUI für Design Verification Tool
Platform: | Solaris, HPUX |
Sprache: | Tcl/Tk, Tix |
Tools: | |
Beschreibung: | Tcl/Tk, Tix GUI mit Scripting Möglichkeit, mehreren Views auf Daten, Highlight und Editoren |
Lcable Funktionen
Platform: | Solaris |
Sprache: | Ample |
Tools: | |
Beschreibung: | Lcable Erweiterungen für Flugzeugverkabelung |
Schematic Viewer
Platform: | Solaris, Windows |
Sprache: | Pure Java |
Tools: | |
Beschreibung: | Schaltplan Anzeige, Suche nach Objekten und Attributen, Zoom, Print usw. |
Lib Timing nach Verilog
Platform: | Solaris, HPUX |
Sprache: | C |
Tools: | |
Beschreibung: | Konverter für Synopsys Timing Daten nach Verilog |
GUI für PDM Ankopplung
Platform: | Solaris, Windows |
Sprache: | Java, Bourne Shell |
Tools: | |
Beschreibung: | Java GUI zum Konfigurieren und Starten von Scripts zur PDM Anbindung |
Protel PCB Export
Platform: | Solaris |
Sprache: | C |
Tools: | |
Beschreibung: | Protel Platinen Layoutdaten export in ASCII Format |
JTAG Extractor
Platform: | Solaris |
Sprache: | C, Ample |
Tools: | |
Beschreibung: | JTAG Test Daten Generierung aus Mentor System |
Platinen Layout Extraktor
Platform: | SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | PCB Daten über interne Datenstruktur aufbereitet, Output in ASCII Format |
Daten Archivierung
Platform: | SunOS, Solaris, HP/UX |
Sprache: | Ample, Bourne Shell |
Tools: | |
Beschreibung: | Mentor Design Daten Archivierung, Bediener Oberfläche mit Ample, Libraryextraktion und Archivierung über ftp mit 9000 Zeilen Bourne Shell Script |
Hierarchischer Netzlister
Platform: | SunOS, VMS |
Sprache: | C |
Tools: | Lex, Yacc |
Beschreibung: | Netzlister, Regelgesteuert (if,else,print usw.) |
Motif Netzlisten Editor
Platform: | SunOS, Solaris, HPUX, Motif |
Sprache: | C |
Tools: | |
Beschreibung: | Oberfläche mit IxBuild, Dialoge zur Eingabe von Properties, Input Daten mit Yacc Parser |
Chip Design Viewer
Platform: | SunOS |
Sprache: | C, C++ |
Tools: | Yacc, Motif |
Beschreibung: | Grafischer Chip Design Daten Viewer, Motif Oberfläche mit IxBuild in C, Parser mit Yacc / C, X11 Grafik und Datenstrukturen in C++ |
PCB Viewer
Platform: | SunOS |
Sprache: | C, C++ |
Tools: | Yacc, Motif |
Beschreibung: | Grafischer Platinen Layout Viewer, Motif Oberfläche mit IxBuild in C, Parser mit Yacc / C |
Chip Layout Compactor
Platform: | SunOS |
Sprache: | C |
Tools: | Yacc |
Beschreibung: | GDS II Datenparser, Kompression über Graphen Datenstruktur, Kompressions Regeln über Yacc Parser |
Symbol Library Konverter
Platform: | SunOS, Solaris, HP/UX |
Sprache: | C |
Tools: | Yacc |
Beschreibung: | Mentor Symbol Library Konverter, Generierung von Library Symbolen mit DDP, ASCII Beschreibung die mit Yacc Parser gelesen wird |
VHDL Netzlister
Platform: | SunOS, AIX, HP/UX |
Sprache: | C |
Tools: | Yacc |
Beschreibung: | Regelgesteurter VHDL Output über eigene Sprache (Yacc basierend) steuerbar |
Regelgesteuerter Design Rule Checker
Platform: | SunOS, HPUX |
Sprache: | C, Ample |
Tools: | Yacc |
Beschreibung: | Datenextraktion aus Mentor System mit DFI, Prüfregeln mit Yacc Parser, Motif Oberfläche mit IxBuild, Message Browser mit Highlight im Schaltplan Design Architect über Ample |
Design Daten Import
Platform: | SunOS, Solaris, HPUX |
Sprache: | C |
Tools: | |
Beschreibung: | ASCII Beschreibung wird mit Yacc Parser gelesen und mit DDP in Schematic Daten sowie Geometrie und Mapping Daten umgewandelt. Über zweiten Yacc Parser werden Regeln zur Konvertierung verarbeitet. |
GUI für Design Rule Checker
Platform: | SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Motif Oberfläche mit dynamischen Menüs, statische Teile mit IxBuild |
Autom. Schaltplan Erstellung
Platform: | SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Automatische Generierung von Schaltplan Seiten |
Daizy Visula Design Konverter
Platform: | SunOS |
Sprache: | C |
Tools: | Lex, Yacc |
Beschreibung: | Daten Export mit Daisy Support API ('acepi') in ASCII Format ('rinf'), Regelsteuerung über Yacc Rules |
Concerto Design Extraktor
Platform: | VMS, SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Schematic/Physical Daten Export mit VMS Fortran, Daten Konvertierung mit Sun C |
PCB Daten Vergleich
Platform: | SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Valid PCB Daten Vergleich und Inkrementelle Abgleich |
Simulationsdaten Export
Platform: | Aegis, Apollo/HP, DomainPascal, |
Sprache: | C |
Tools: | |
Beschreibung: | Mentor Datenexport mit DFI Routinen in ASCII Files |
Migration Tools
Platform: | SunOS, MS-Windows |
Sprache: | C |
Tools: | Lex, Yacc |
Beschreibung: | Benutzeroberfläche für Sunview und MS-Windows, Netzlister mit Outputsprache (EDIF, XSIM, Silos), Yacc basierend regelgesteuerte Logikumsetzung/kompremierung |
Chip Design Editor / Optimierer
Platform: | SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Motif Oberfläche mit IxBuildund X11 Grafik, Chip Daten Darstellung und Editor mit Zugriff auf Datenbank über ESQL, Plot auf Postscript Drucker |
HPGL Plotoptimierer
Platform: | SunOS |
Sprache: | C++ |
Tools: | Yacc |
Beschreibung: | HPGL Daten Analyse und Weg Optimierung |
Testpattern Konverter
Platform: | VMS, SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | ASIC Testpattern Parser, Output Sprache (if, print, foreach usw.) |
Curses basierender Pin Editor
Platform: | MS-DOS, SunOS |
Sprache: | C |
Tools: | Curses |
Beschreibung: | Dialoge mit portablem Curses zur Eingabe von Chip Pin Informationen |
Placement Tool
Platform: | SunOS, VMS |
Sprache: | C |
Tools: | |
Beschreibung: | Konverter für ASIC Placement Daten |
Design Daten Archivierung
Platform: | VMS, SunOS |
Sprache: | C |
Tools: | |
Beschreibung: | Valid ASCII Schematic und Library Daten Parser und Archivierer |
Hierarchischer Netzlister
Platform: | SunOS, VMS |
Sprache: | C |
Tools: | |
Beschreibung: | Netzlister für Valid Design Daten |
Flacher Netzlister
Platform: | SunOS, VMS |
Sprache: | C |
Tools: | Lex, Yacc |
Beschreibung: | Netzlister für Asic Design Daten |
Hierarchischer Netzlister
Platform: | SunOS, VMS |
Sprache: | C |
Tools: | Lex, Yacc |
Beschreibung: | Netzlister für Asics |
Embedded
CAN Bus Treiber
Platform: | Sciopta |
Sprache: | C |
Tools: | |
Beschreibung: | FlexCAN Bus Treiber für Sciopta Freescale mcf5329 |
Boot Loader
Platform: | Sciopta |
Sprache: | C |
Tools: | |
Beschreibung: | Boot Loader für Sciopta über Ethernet mit DHCP |
USB Drucker Treiber
Platform: | Sciopta |
Sprache: | C |
Tools: | |
Beschreibung: | Drucker Treiber für Sciopta Freescale mcf532x |
Automotive
Tcl/Tk FEX Editor
Platform: | Solaris, HPUX, Windows |
Sprache: | Tcl/Tk |
Tools: | |
Beschreibung: | Parser, Editor, Checker und Writer von Placement Daten für Hybridfertigung |
Tcl/Tk Extractor für TL-Daten
Platform: | Solaris, HPUX, Windows |
Sprache: | Tcl/Tk |
Tools: | |
Beschreibung: | Parser und Aufbereitung von Platinen Daten im TL Format von Theda |
Getriebevermessung
Platform: | MS-DOS |
Sprache: | C |
Tools: | |
Beschreibung: | Grafische Messwertanzeige Anzeige, Statistische Auswertungen |
Industrie
Software Integration
Platform: | Solaris |
Sprache: | Bourne Shell, AWK, C |
Tools: | AWK |
Beschreibung: | Scripts zur Versionierung, Integration und Verwaltung von Software Modulen |
Automatische System Installation
Platform: | Solaris |
Sprache: | Bourne Shell, AWK, C |
Tools: | AWK |
Beschreibung: | Automatische Installation von Solaris und Applikationssoftware, Standortabhängige Konfiguration des Systems |
Process Controller
Platform: | MS-DOS / Windows |
Sprache: | C |
Tools: | |
Beschreibung: | Grafische Oberfläche zum Programmieren eines vernetzten Process Controllers |
Jumpstart Installation
Platform: | Solaris |
Sprache: | Bourne Shell |
Tools: | |
Beschreibung: | Standortabhängige Solaris Jumpstart Installation |